半导体集成电路是通过平面工艺制程技术把成千上万颗不同的器件（如电阻、电容、二极管和 MOS管等）制造在一块面积非常小的半导体硅片上，并按需要通过金属互连线将它们连接在一起，形成具有一定功能的电路。集成电路工作时，集成电路里的各个器件的电压是不同的，必须要对它们之间进行相互绝缘隔离，保证器件之间不相互干扰，并且每个器件的工作都是独立的，从而实现电路的功能。隔离技术是工艺制程的关键，它决定了集成电路的性能和集成度。20世纪60年代，最初商业化的隔离技术是pn 结隔离技术，它是利用pn 结反向偏置时呈高电阻性，来达到相互绝缘隔离的目的。pn 结隔离技术工艺制程比较简单，成品率高，价格便宜，但是利用pn 结隔离技术制造的集成电路的集成度非常低，它只被广泛应用于低成本的TTL集成电路。另外利用pn 结隔离技术制造的CMOS 工艺集成电路中存在寄生的NPN和PNP，它们之间会形成正反馈导致低阻的PNPN通路开启导通，形成闩锁效应问题，烧毁集成电路，所以它并不适合制造比较先进的、高密度的CMOS 和BiC-MOS 工艺集成电路。为了得到更好的隔离和更高的集成度，20世纪70年代半导体研发人员在pn 结隔离技术的基础上开发出LOCOS （Local Oxidation of Silicon，硅局部氧化）隔离技术。LOCOS 隔离技术被广泛应用于工艺特征尺寸0.30μm 及以上的 CMOS 和 BiCMOS 工艺集成电路。随着集成电路制造技术的不断发展，LOCOS 隔离技术并不适用于制造器件密度远大于107cm-2的CMOS 工艺集成电路，20世纪80年代出现了STI 隔离技术，由于利用STI 隔离技术制造的集成电路能实现非常高的集成度，所以 STI隔离技术被广泛应用于特征尺寸0.25μm 及以下的CMOS 工艺集成电路。
为了更好地理解pn 结隔离技术，以最早出现的双极型工艺集成电路为例，先了解双极型工艺制程技术的流程，再通过双极型工艺集成电路去分析 pn 结隔离技术。
双极型工艺制程技术流程主要包含以下八大主要步骤：
第一步、准备P型衬底硅（P-type-Substrate,P-sub）；
衬底的掺杂浓度一般是1015cm-3，晶向是<100＞的轻掺杂p型硅。低的掺杂浓度可山减小集电极的结电容，提高集电极的击穿电压。
第二步、形成n型埋层（N-type-Buried-Layer,NBL）；
首先在p型衬底上生长一层二氧化硅作为阻挡层，再进行光刻和刻蚀处理，露出需要形成 NBL 埋层的区域，然后淀积n型杂质砷，通过退火使杂质扩散到衬底，同时激活砷离子，最后通过湿法刻蚀清除二氧化硅层。在 N-EPI 外延层和P-sub 衬底之间制作中等掺杂的NBL埋层，目的是减少双极型晶体管集电极的串联的电阻和减小寄生的PNP管的影响。
