电压足够大，那么该寄生 NMOS 就有可能导通开启，原本隔离的两个 NPN 就可能产生漏电流。而且它们之间的漏电流与 NPN的集电区的距离是没有关系的，就算它们间距非常远也可能形成寄生 NMOS 导通产生漏电流，只要有足够宽的金属线从它们上方横向跨过，并且金属线的电压足够大。寄生 NMOS 的阈值电压与PW保护环的浓度和 ILD （Inter Layer Dielectric）氧化层的厚度有关，可以通过提高PW保护环的浓度来提高寄生NMOS 的阈值电压，但是提高PW保护环的浓度会增加集电区与PW保护环的寄生电容，所以提高PW保护环的浓度的方法并不是最好的选择，通过增加ILD 氧化层的厚度去提高寄生NMOS 阈值电压的方法是最可取的，而且不会发生其他的效应。

pn 结隔离技术工艺制程简单，成本低且成品率高，并且能有效实现了双极型工艺集成电路的平面隔离。但是利用 pn 结隔离技术制造的集成电路集成度低、结电容大且高频性能差，并且它会引起CMOS 自身固有的寄生PNP和NPN导通，它们之间会形成正反馈机制导致电源与地之间形成 PNPN 的低阻通路，电源与地之间产生大电流烧毁CMOS 工艺集成电路，这就是CMOS 电路的闩锁效应，所以它并不适合制造比较先进的、高密度的 CMOS 和BiCMOS 工艺集成电路。pn 结隔离技术只被广泛应用于低成本的 TTL集成电路。