20世纪80年代未期，研究人员发现LOCOS 隔离技术还是不能满足高密度的集成电路的要求，因为最先进的LOCOS 隔离技术的最小隔离距离大概是0.6μm,LOCOS 场氧的鸟嘴向每个方向的横向凹进的宽度是0.3μm，所以 LOCOS 最小的器件与器件的距离是1.2μm，它严重影响集成电路的集成度。为了解决 LOCOS 隔离技术的鸟嘴效应和白带效应，研究人员在LOCOS的基础上开发出STI 隔离技术方案，但是STI 隔离技术的工艺集成面临许多挑战，例如早期在没有 CMP（Chemical Mechanical Polishing，化学机械抛光）技术的时候，需要光刻和刻蚀去除多余的氧化物，并且产品良率低，早期的STI 隔离技术并不适合用于实际集成电路生产。1983年，IBM 发明了 CMP 技术，CMP技术的出现为STI 隔离技术的实用化开辟了道路，1994年，CMP 技术被应用于实际生产中。STI 隔离技术与LOCOS 隔离技术非常类似，STI 隔离技术是采用凹进去的沟槽结构，它场区的氧化物不是通过热氧化生长的，而是采用HDP CVD （High Density Plasma CVD）的方式淀积的SiO2，所以STI 隔离技术可以解决鸟嘴效应和白带效应。由于STI 隔离技术的器件密度非常高，STI隔离技术被广泛应用于工艺特征尺寸在 0.25μm 及以下的集成电路。
STI 隔离技术首先是利用各向异性的干法刻蚀技术在隔离区域刻蚀出深度大概 2500~3500A的浅沟槽，然后利用 HDP CVD淀积SiO2，再通过 CMP 平坦化技术对 STI进行平坦化，去除多余的氧化层，Si3N4是CMP平坦化的终点。最后利用酸槽去除Si3N4和前置氧化层。
为了更好地理解 STI 隔离技术，先简单介绍一下STI 的工艺制程的工艺流程，它主要包括以下步骤：
第一步，生长前置氧化层，缓解Si3N4层对衬底的应力；
第二步，生长 Si3N4，它是STI CMP 的停止层，也是场区离子注入的阻挡层；
第三步，AA 区域光刻处理和刻蚀；
第四步，场区侧壁氧化修复刻蚀损伤；
第五步，利用 HDP CVD淀积场区 SiO2，形成场区氧化物隔离器件；
第六步，利用CMP去除多余的氧化物，进行STI氧化物平整化；
第七步，利用湿法刻蚀去除Si3N4。
关于 STI工艺流程的详细描述，可以参考第四章第三节有源区工艺和STI隔离工艺。如图3-15所示，是通过 HDP CVD淀积SiO
