3）去除光刻胶。利用干法刻蚀和湿法刻蚀去除光刻胶。图3-22所示为去除光刻胶后的剖面图。

4）淀积厚的SiO₂层。利用 HDP CVD淀积一层很厚的SiO₂层，厚度约4500~5500。因为 HDP CVD是用高密度的离子电浆轰击溅射刻蚀，防止CVD填充时洞口过早封闭，产生空洞现象，所以 HDP CVD的阶覆盖率非常好，它可以有效地填充 STI 的空隙。图3-23所示为淀积SiO₂的剖面图。

HDP CVD 淀积SiO₂后，后续的工艺步骤与正常的工艺流程是一样的。

利用STI 隔离技术制造的集成电路也有几个需要注意的问题，第一个与沟槽上方的拐角有关，沟槽上方的拐角不能太尖，否则会造成沟槽侧壁反型，从而造成器件的亚阈值漏电流过大，因为在一个MOS 管中，多晶硅栅会延伸到 STI 场氧化层上，以保证多晶硅栅可以完全控制源漏之间的沟道。STI侧壁的热氧化可以有效地改善沟槽侧壁反型问题。图3-24所示为STI 刻蚀后和STI 侧壁的热氧化的剖面图，图3-24a是STI 刻蚀后形成尖角的剖面图，图3-24D是STI侧壁的热氧化后STI 的拐角变得圆。第二个是白带效应，STI侧壁的热氧化也会引起轻微的白带效应，不过可以通过后续的牺牲氧化层工艺步骤消除白带效应。第三个与STI 的厚度有关，STI 的氧化层高度必须比有源区高，因为在后续的离子注入工艺后去光刻胶步骤不断会有酸槽，会消耗一部分氧化物。如果到了多晶硅栅刻蚀步骤，沟槽与有源区交界的区域的氧化层比有源区低，会造成多晶硅栅在有源区边缘有残留，导致电路短路。图3-25所示为STI的高度在后续工艺的过程中不断降低，在淀积多晶硅栅之前，STI与有源区交界的地方形成凹槽，其中图3-25f即是多晶硅栅在有源区边缘有残留。