₂，和STI CMP 后的剖面图。STI 隔离工艺是通过刻蚀和CVD技术在器件有源区之间嵌入很厚的氧化物，从而形成器件之间的浅沟槽隔离。

在利用STI 隔离技术制造的CMOS 工艺集成电路中，与LOCOS 隔离技术类似，也要考虑NMOS 的漏极与NW之间的穿通问题，以及PMOS 漏极与PW之间的穿通问题。图3-16所示为0.18μm  1.8V/3.3V 工艺技术的器件偏置电压，它们之间形成的 pn 结都是处于零偏或者反偏的，可以达到相互隔离的效果。图3-17所示为1.8V NMOS 漏极接1.8V电压与3.3V 电压的NW之间穿通问题。NMOS 漏极与 PW形成耗尽区，3.3V NW 与PW形成耗尽区，当它们的耗尽区相互靠近时，它们之间的势垒高度开始减小，电子就更容易越过这个势垒形成漏电流，所以需要考虑 NMOS漏极与NW的穿通问题。PMOS漏极与PW的穿通问题也是类似的情况。

在利用 STI隔离技术制造的CMOS 集成电路中，同样也存在寄生场效应晶体管 NMOS导通形成漏电的问题，与LOCOS隔离技术类似，当金属引线从 NMOS 的漏极与PMOS的NW之间的PW上方跨过时，也会形成寄生的场效应晶体管 NMOS，如图3-18所示。虽然在STI嗝离技术中，也已经可以有效地解决低压CMOS 工艺寄生的场效应晶体管的问题，但是对于HV-CMOS和BCD 集成电路，高压器件工作电压高达40V，它们依然会导致寄生的场效应晶体管开启。

为了解决寄生的场效应晶体管的问题，对于 HV-CMOS 和BCD 工艺集成电路，工程人员会在 HDP CVD 淀积之前，增加一道场区离子注人工艺流程，目的是提高寄生的场效应晶体管的阈值电压，这样可以有效的改善寄生的场效应晶体管的形成漏电的问题。

场区离子注入工艺流程如图3-19~图3-23所示。

1）场区离子注入光刻处理。通过微影技术将场区离子注入掩膜版上的图形转移到晶圆上，形成场区离子注入的光刻胶图案，非场区离子注入区域上保留光刻胶。场区离子注入的掩膜版和PW掩膜版是相同的。图3-19所示场区离子注入光刻的剖面图，图3-20所示为场区离子注入显影的剖面图。

2）场区离子注入。通过场区离子注入提高寄生NMOS的阈值电压，Si₃N₄作为阻挡层，硼离子只会注入没有Si₃N₄和光刻胶覆盖的区域，因为这道工序只要求离子注入到硅表面，离子注人的能量比较低，所以硼离子无法穿透Si₃N₄。也可以把这道工序移到淀积 HDP CMD之后，不过离子注入的能量要非常高才能穿透很厚的STI氧化层。图3-21 所示为场区硼离子注入的剖面图。