随着人工智能等高性能计算应用的持续火热，这些方向也成为了半导体芯片行业发展最重要的驱动力之一。本届Hotchips的亮点无疑是支持这些应用方向的芯片，尤其是应用于边缘和数据中心的这类高性能计算赋能芯片。在本届Hotchips共两天七个主题议程中，约有一半的相关论文和这些高性能计算有关，涵盖了GPGPU、机器学习加速、ADAS和高性能网络开关等领域，而这些相关论文都来自Nvidia、AMD、Intel、Tesla等业界最顶尖的芯片公司，论文内容则是关于公司最新芯片的关键技术。这些赋能云端高性能计算的芯片有一个共同的特点，就是规模越做越大，而本届Hotchips中我们也可以看到芯片设计行业正在使用全新的工具来确保芯片规模的继续上升，而这些工具就是芯片粒/高级封装以及芯片-软件协同设计。如果说基于IP复用的SoC理念创造了上一代大规模集成芯片的蓬勃发展的话，那么芯片粒和软件协同设计将会成为芯片突破集成度瓶颈并进一步提升芯片功能和晶体管规模的下一代支柱。

随着高性能计算对于芯片性能（包括算力、互联和内存接口）的需求持续上升，整个芯片系统的晶体管规模和设计复杂度也在相应提升。这样的性能需求上升是指数级的：以Nvidia的GPU算力为例，一般的规律是每一代（两年）GPU的性能相对于上一代提升两到三倍。为了应对指数级上升的性能需求，芯片系统必须要从两个方面实现不断提升，其一是单芯片的性能，其二是可扩展性。单芯片的性能提升约等于在芯片中加入更多的晶体管，其主要挑战在于如何提升良率和降低成本，因为芯片的良率随着晶体管数量提升（即芯片面积上升）而快速下降，单纯堆积晶体管的做法会导致良率低到无法接受。除此之外，还需要确保芯片系统设计是可扩展的，即可以把多个单元芯片协同工作以进一步提升性能。可协同性的主要挑战在于IO带宽，如果IO成为瓶颈的话，那么多个单元芯片协同工作的性能并不会比单元芯片强很多。

为了解决良率和可扩展性的问题，芯片粒加高级封装技术就成为了目前芯片厂商普遍的答案。在这样的方案中，首先不再追求每个单元芯片的集成度，而是把单元芯片做成面积较小的芯片粒，这样芯片粒的良率会远远高于大芯片。同时，将多个芯片粒用高级封装的技术集成到一起来实现大规模芯片系统，由于高级封装技术同时提供了大带宽的高性能互联，这样就就解决了可扩展性问题。