随着集成电路制造工艺技术的特征尺寸按比例缩小到22nm 时，短沟道效应愈发严重，仅仅依靠提高沟道的掺杂浓度、降低源漏结深和缩小栅氧化层厚度等技术来改善传统平面型晶体管结构的短沟道效应遇到了瓶颈，器件亚阈值电流成为妨碍工艺进一步发展的主要因素。尽管提高器件沟道掺杂浓度可以在一定程度上抑制短沟道效应，然而高掺杂的沟道会增大库伦散射，使载流子迁移率下降，导致器件的速度进一步降低，这个结果是与工艺发展的目标相背离的。

1989年，Hitachi公司的工程师 Hisamoto 对传统的平面型晶体管的结构作出改变，在设计3维结构 MOS 晶体管的过程中，提出了一种全耗尽的侧向沟道晶体管，称为 DELTA 晶体管（Depleted Lean-Channel Transistor），如图2-50所示，这种DELTA 的结构与三栅 FinFET （Fin Field Effect Tran-sistor）的结构十分相似。同时，在平面 MOSFET领域中，研究者提出了顶栅和底栅联合控制沟道的双栅 MOSFET结构，以降低短沟道效应。经过计算验证，这种双栅结构可以比 FD-SOI 更有效地抑制短沟道效应，并且数值模拟也表明其在尺寸按比例缩小方面具有较大的潜力，更适合用于制造22nm 以下的集成电路。但是由于双栅 MOSFET制作过程过于复杂，很难与现有的硅平面工艺兼容，所以没有在实际工艺技术中普及应用。

1998年，美国国防部高级研究项目局（DARPA）出资赞助胡正明教授在加州大学带领一个研究小组研究 CMOS 工艺技术如何拓展到25nm领域。胡正明教授在3维结构的MOS 晶体管与双栅 MOSFET结构的基础上进一步提出了自对准的双栅MOSFET结构，因为该晶体管的形状类似鱼鳍，所以称为 FinFET晶体管。1998年，胡正明教授及其团队成员成功制造出第一个n型FinFET，它的栅长度只有17nm，沟道宽度20nm，鳍（Fin）的高度50nm。1999年，胡正明教授及其团队成员成功制造出第一个p型 FinFET，它的栅长度只有18nm，沟道宽度 15nm，鳍的高度50nm。胡正明教授除了提出 FinFET 晶体管，还在PD-SOI 的基础上提出了UTB-SOI 晶体管。2000年，胡正明教授及其团队发表了 FinFET 和 UTB-SOI的技术文章，同年，胡正明教授凭借 FinFET 获得美国国防部高级研究项目局最杰出技术成就奖。