依据胡正明教授的研究结果，有两种途径可以实现工艺特征尺寸进入到小于25nm工艺制程：一种是采用三维立体型结构的 FinFET晶体管代替平面结构的MOSFET作为集成电路的晶体管。图2-51 所示为SOI 和体 FinFET 晶体管的立体图。FinFET 晶体管凸起的沟道区域是一个被三面栅极包裹的鳍状半导体。沿源-漏方向的鳍与栅重合区域的长度为晶体管沟道长度。栅极三面包裹沟道的结构增大了栅与沟道的面积，增强了栅对沟道的控制能力，同时栅极到内部鳍的距离缩小了，从而使栅极可以有效地控制沟道降低了器件关闭时的漏电流，抑制短沟道效应。研究发现为了更好的抑制 DIBL，需要满足Lg/Wfin大于1.5，Lg是栅长，Wfin是鳍宽度，对于25nm 栅长的晶体管，Wfin大约16.7nm。另外一种是基于SOI 的超薄绝缘层上的平面硅技术，称 UTB-SOI （Ultra Thin Body SOI， 超薄体 SOI），也就是 FD-SOI晶体管，研究发现要使 UTB-SOI 正常工作，绝缘层上硅膜的厚度应限制在栅长的四分之一左右。对于25nm 栅长的晶体管，UTB-SOI 的硅膜厚度应被控制在6nm 左右。UTB-SOI 的顶层硅薄膜厚度很小，晶体管的沟道紧贴栅，使栅可以有效地控制沟道，从而降低了器件关闭时的漏电流，抑制短沟道效应。图2-52所示为 UTB-SOI 晶体管的立体图。
有关FinFET和UTB-SOI 的技术文章发表以后，当时半导体厂商根本没有技术能力可以制造出顶层硅薄膜厚度6nm 的SOI 晶圆，也就是没办法实现 UTB-SOI，所以几乎所有半导体厂商的研发方向都转向了 FinFET技术。
2001年，15nm FinFET被制造出来，它的栅长度只有20nm，沟道宽度10nm，栅介质层的电性厚度 2.1nm。
2002年，10nm FinFET被制造出来，它的栅长度只有10nm，沟道宽度12nm，栅介质层的电性厚度1.7nm。
2004年，HKMG FinFET被制造出来，它的栅长度只有50nm，沟道宽度60nm，栅介质层高K材料是HfO2，功函数材料是钼（Mo）。
2009年，法国Soitec公司推出了可以实现UTB-SOI 技术的12in（300mm）的SOI晶圆样品，这些晶圆的原始硅顶层薄膜厚度只有12nm，需要经过处理去掉6nm 厚度的硅膜，最后便可得到6nm 厚度的硅膜，这便为 UTB-SOI 技术的实用化铺平了道路。
