高层次综合(High Level Synthesis, HLS)也称为行为级综合，是将电路算法级或行为级描述在一定约束条件下转化为电路结构描述的方法和过程。高层次综合可大幅优化电路架构，提高设计质量，其过程如图5-21所示。高层次综合通常包括编译与转换、调度、分配、控制器综合等，其中编译与转换决定了兼容性和易用性，调度和分配决定了设计的性能和成本等。

编译(Compile) 与转换(Transformation)过程将行为特性描述转换为中间表示格式。其中，行为特性描述由硬件描述语言编写，中间表示格式般采用语法分析图方式。语法分析图通常包含数据流和控制流，包括抽象的操作及其性质(操作类型、操作数的可交换性等)、操作的控制相关性(执行顺序)和数据相关性(操作的输人数据和输出数据)等。

调度(Scheduling) 和分配(Allocation) 过程完成从行为描述到结构描述的转换。调度过程将操作赋给控制步，目标是在满足约束条件的情况下使给定目标函数最小，包括所需控制步总数、延时、功耗以及硬件资源数量等。分配见将操作赋给相应的功能单元进行运算，将变量赋给寄存器，目标是便功能单元，存储单元和数据传输通路等硬件资源花费最少。

控制器综合(Controller Synthesis)过程通过控制器向数据通路提供所需的驱动信号。控制器可以采用硬连线逻辑或固件实现。

层次综合技术的发展经历了3个阶段。第一阶段从20世纪80年代初到20世纪90年代初，由学术机构提出HLS的基本概念。第二阶段从20世纪90年代初到21世纪初，EDA公司开始尝试商业化工具，多以行为级的HDL为输入语言。第三阶段从21世纪初到现在，由众多EDA公司和学术机构一起推动，HLS技术开始走向商业应用。目前HLS工具距实用还有较大差距，面临的问题包括设计空间的有效搜索方法、大规模电路的划分、IP 引起的问题和布线对延时的影响等。