当半导体工艺的特征尺寸缩小到亚微米以下时，晶体管的栅、源和漏有源区的尺寸也会相应缩小，而它们的等效串联电阻会相应变大，从而影响电路的速度。首先引起半导体业界重视的多晶硅栅的等效串联电阻，多晶硅栅的电阻率比较高，虽然栅等效串联电阻不会损害电路的直流特性，但是它会影响器件的高频特性。在CMOS 工艺制程中，多晶硅栅的厚度是2.5~3kA，对于厚度为3kA的多晶硅栅，它的方块电阻高达36Ω/口。对于一个宽度W=10μm和沟道长度L=0.35μm的器件，栅极的串联电阻是1028.6Ω/口，器件栅极等效串联电阻会造成非常大的RC延时。为了降低多晶硅栅和有源区的方块电阻，金属硅化物（Sili-cide）工艺技术被开发出来并广范应用在半导体工艺制程。Silicide 是由金属和硅经过化学反应形成的一种金属化合物，其导电特性介于金属和硅之间。最先应用于半导体工艺制程的Silicide 材料是多晶硅金属硅化物（Polycide），Polycide是指仅仅在多晶硅栅上形成金属硅化物，源和漏有源区不会形成金属硅化物。业界利用多晶硅和 Polycide 的双层结构代替多晶硅栅，从而降低多晶硅的方块电阻。Polycide 的材料是硅化钨（WSi₂），对于厚度1kA 的多晶硅和1.5kA的Polycide 的双层结构的方块电阻大约是3Ω/口。

当半导体工艺的特征尺寸缩小到深亚微米以下时，晶体管源和漏有源区的尺寸宽度不断缩小导致器件的有源区串联电阻不断增大，另外后段互连接触孔的尺寸也不断缩小，随着接触孔尺寸的不断缩小，单个接触孔的接触电阻也不断升高，对于0.25μm工艺技术平台的接触孔，它的尺寸达到0.32μm 以下，单个接触孔的接触电阻已经升高到200Ω以上了。为了降低有源区的串联电阻和接触电阻，也需要在有源区上形成金属硅化物，该技术是利用金属（Ti、Co 和NiPt等）与直接接触的有源区和多晶硅栅的硅反应形成 Silicide，金属不会与接触的SiO₂、Si₃N₄和 SiON 等介质材料发生反应，所以 Silicide 能够很好地与有源区和多晶硅栅对准，把同时在有源区和多晶硅栅上形成 Silicide的技术称为自对准金属硅化物（Self Aligned Silicide-Salicide ) 。

Polycide工艺技术是指在器件的栅极上形成金属硅化物薄膜，栅极由一定厚度的多晶硅薄膜和金属硅化物薄膜组成。Polycide 工艺技术仅仅会在多晶硅栅上形成金属硅化物减小栅极的电阻，而不会改变有源区的电阻。

Polycide 工艺技术主要应用在特征尺寸在亚微米的集成电路制造工艺。Polycide 工艺技术的工艺实现过程是首先通过 LPCVD 淀积多晶硅薄膜，然后再通过LPCVD在多晶硅上淀积金属硅化物WSi₂薄膜。WSi₂反应的气体源是SiH₂Cl₂和WF₂，反应的温度是550°C，它的化学反应式是7SiH₂Cl₂+2WF₂==2WSi₂+3SiF₄+14HCI。WSi₂的热稳定性非常好，它的阻值并不会随着工艺温度而改变。

硅和金属硅化物存在相互扩散的问题，对于 Polycide工艺技术，淀积的是 WSi₂金属，多晶硅和WSi₂的相互扩散可以促使多晶硅和WSi₂更好的结合，并不会影响器件性能和栅极的电性。另外，Polycide 只淀积在 Poly 层上，多晶硅栅的掺杂类型不会影响 Polycide 的阻值，所以设计上不会区分n 型或者p 型多晶硅电阻。

为了更好的理解 Polycide 工艺技术，图3-103所示为亚微米及以上工艺制程技术形成 Polycide 的剖面图。