为了形成LDD 结构，在LDD 离子注入后必须制造出掩蔽层防止重掺杂的源漏离子注入影响轻掺杂的LDD结构，半导体研发人员根据这个要求，开发出侧墙工艺技术，从器件结构的剖面图可以看出，LDD结构都是在侧墙的正下方，侧墙结构不但可以有效地掩蔽轻掺杂的LDD 结构，而且隔离侧墙工艺技术不需要掩膜版，侧墙工艺技术的成本也很低和工艺非常简单。

图3-75所示为侧墙工艺和源漏重掺杂离子注入的简单示意图，其中图3-75a 是淀积厚度为S₁的介质层；图3-75b 是干法刻蚀形成隔离侧墙结构；图3-75c是源漏重掺杂离子注入。因为介质层的厚度S₁，多晶硅栅的厚度S₂，多晶硅栅侧面的介质层厚度是S₁₊S₂，利用各向异性的干法刻蚀回刻形成侧墙结构，刻蚀的方向垂直向下，刻蚀停止硅表面，那么刻蚀的厚度就是S₁，所以多晶硅栅侧面剩余的介质层厚度是S₂，最终形成侧墙结构。此时侧墙的横向侧面宽度比S₁略小，它就是LDD 结构的横向宽度，它是由淀积的介质层的厚度决定的。

随着工艺技术的发展，侧墻介质层的材料不断更新迭代。对于特征尺寸是0.8μm 及以下的工艺技术，淀积的隔离侧墙介质层是SiO₂，利用各向异性的干法刻蚀形成侧墙。图3-76所示为亚微米工艺制程技术的侧墙工艺的简单示意图，其中图3-76a 是利用TEOS （Tetraethoxy Silane）四乙基氧化硅发生分解反应生成二氧化硅层，厚度约2000A,TEOS 是一种含有硅与氧的有机硅化物Si（OC₂H₅）₄，在室温常压下为液体，TEOS 的台阶覆盖率非常好；图3-76b是利用干法刻蚀形成侧墙。

对于特征尺寸是 0.35μm及以下的工艺技术，利用SiO₂作为侧描介质层已经无法满足器件电性的要求。利用 SiO₂和Si₃N₄组合代替SiO₂作为侧墙介质层。首先 LPCVD 淀积一层厚度大约200A的SiO₂层作为Si₃N₄作应力的缓解层，然后淀积大约1500A的Si₃N₄层，利用各向异性的干法刻蚀刻蚀Si₃N₄层，并且停止 SiO₂上。在深亚微米工艺制程需要利用SiO₂和 Si₃N₄组合一起作为侧墙介质层的原因有两点：第一点是对于利用一种材料 SiO₂作为侧墙介质层，干法刻蚀时没有停止房，因为SiO₂与衬底硅中间没有隔离层，干法刻蚀容易损伤衬底硅，而对于新的侧墙介质层 SiO₂和Si₃N₄，SiO_2与Si₃N₄材质是不同，SiO₂可以作为Si₃N₄干法刻蚀的停止层，可以有效地避免干法刻蚀损伤衬底硅；第二点是栅极与漏极的接触填充金属形成电容，如果深亚微米的工艺制程技术仍然利用SiO₂作为介质层，由于栅极与漏极的接触填充金属距离很近，SiO₂不能形成很好的隔离，栅极与漏极的接触填充金属之间会存在漏电问题，而对于新的侧墙介质层 SiO₂和 Si₃N₄，Si₃N₄具有很好的电性隔离特性。图3-77所示为0.35μm 及以下工艺制程技术的栅与漏极的接触填充金属之间的电容示意图。图3-78所示力0.35μm及以下工艺制程技术的侧墙工艺的简单示意图，其中图3-78a 是淀积SiO₂和 Si₃N₄；图3-78b是利用干法刻蚀形成侧墙。

对于特征尺寸是0.18μm 及以下的工艺技术，利用SiO₂和 Si₃N₄作为侧墙介质层会出现新的问题，所以利用三文治结构SiO_2/Si₃N₄/SiO₂代替 SiO₂和 Si₃N₄作为侧墙介质层，SiO_2/Si₃N₄/SiO₂也称为 ONO（Oxide Nitride Oxide）结构。首先利用LPCVD 淀积一层厚度大约200A的SiO₂层作为Si₃N₄作应力的缓解层，然后淀积大约400A的Si₃N₄层，最后再利用 TEOS 发生分解反应生成厚度大约1000A的SiO₂层。利用各向异性的干法刻蚀刻蚀SiO₂停在Si₃N₄层，再干法刻蚀刻蚀 Si₃N₄停在SiO₂层。在0.18μm工艺制程需要利用三文治结构 SiO₂/Si₃N₄/SiO₂作为侧墙介质层的原因是厚度1500A的Si₃N₄应力太大，Si₃N₄应力会使器件产生应变，导致器件饱和电流降低，漏电流增大。为了降低Si₃N₄的应力，必须降低Si₃N₄的厚度。图3-79所示为0.18μm及以下的工艺技术的侧墙工艺的简单示意图，其中图3-79a 是淀积三文治结构SiO₂/Si₃N₄/SiO₂；图3-79b 是利用干法刻蚀形成侧墙。

对于特征尺才是90nm及以下的工艺技术，栅板与漏极的寄生电容C_gd逐渐增大已经开始影响器件的速度，为了降低寄生电容C_gd，必须增大栅极与漏极 LDD结构的距离，所以要进行双重侧墙。首先是淀积大约50A 的SiO₂，覆盖在多晶硅和衬底硅表面，然后淀积大约150A的Si₃N₄，利用各向异性的干法刻蚀刻蚀Si₃N₄停在SiO₂层形成第一重侧墙，再进行LDD 离子注入。LDD 离子注入后再淀积三文治 ONO结构 SiO₂/Si₃N₄/SiO₂，作为第二重侧墙。对于第二重侧墙，首先利用LPCVD淀积一层厚度大约150A 的SiO₂层作为Si₃N₄作应力的缓解层，然后淀积大约350A的Si₃N₄层，最后淀积大约1000A的SiO₂层，利用各向异性的干法刻蚀刻蚀SiO₂停在Si₃N₄层，再干法刻蚀刻蚀Si₃N₄停在SiO₂层。图3-80所示为90nm 及以下的工艺技术的侧墙工艺的简单示意图，其中图3-80a是利用LPCVD 淀积SiO₂和Si₃N₄；图3-80b 是利用干法刻蚀形成第一重侧墙；图3-80c是LDD离子注入；图3-80d是淀积三文治结构 SiO₂/Si₃N₄/SiO₂；图3-80e是利用干法刻蚀形成第二重侧墙。