为了形成LDD 结构，在LDD 离子注入后必须制造出掩蔽层防止重掺杂的源漏离子注入影响轻掺杂的LDD结构，半导体研发人员根据这个要求，开发出侧墙工艺技术，从器件结构的剖面图可以看出，LDD结构都是在侧墙的正下方，侧墙结构不但可以有效地掩蔽轻掺杂的LDD 结构，而且隔离侧墙工艺技术不需要掩膜版，侧墙工艺技术的成本也很低和工艺非常简单。
图3-75所示为侧墙工艺和源漏重掺杂离子注入的简单示意图，其中图3-75a 是淀积厚度为S1的介质层；图3-75b 是干法刻蚀形成隔离侧墙结构；图3-75c是源漏重掺杂离子注入。因为介质层的厚度S1，多晶硅栅的厚度S2，多晶硅栅侧面的介质层厚度是S1+S2，利用各向异性的干法刻蚀回刻形成侧墙结构，刻蚀的方向垂直向下，刻蚀停止硅表面，那么刻蚀的厚度就是S1，所以多晶硅栅侧面剩余的介质层厚度是S2，最终形成侧墙结构。此时侧墙的横向侧面宽度比S1略小，它就是LDD 结构的横向宽度，它是由淀积的介质层的厚度决定的。
随着工艺技术的发展，侧墻介质层的材料不断更新迭代。对于特征尺寸是0.8μm 及以下的工艺技术，淀积的隔离侧墙介质层是SiO2，利用各向异性的干法刻蚀形成侧墙。图3-76所示为亚微米工艺制程技术的侧墙工艺的简单示意图，其中图3-76a 是利用TEOS （Tetraethoxy Silane）四乙基氧化硅发生分解反应生成二氧化硅层，厚度约2000A,TEOS 是一种含有硅与氧的有机硅化物Si（OC2H5）4，在室温常压下为液体，TEOS 的台阶覆盖率非常好；图3-76b是利用干法刻蚀形成侧墙。
对于特征尺寸是 0.35μm及以下的工艺技术，利用SiO2作为侧描介质层已经无法满足器件电性的要求。利用 SiO2和Si3N4组合代替SiO2作为侧墙介质层。首先 LPCVD 淀积一层厚度大约200A的SiO2层作为Si3N4作应力的缓解层，然后淀积大约1500A的Si3N4层，利用各向异性的干法刻蚀刻蚀Si3N4层，并且停止 SiO2上。在深亚微米工艺制程需要利用SiO2和 Si3N4组合一起作为侧墙介质层的原因有两点：第一点是对于利用一种材料 SiO2作为侧墙介质层，干法刻蚀时没有停止房，因为SiO2与衬底硅中间没有隔离层，干法刻蚀容易损伤衬底硅，而对于新的侧墙介质层 SiO2和Si3N4，SiO2与Si3N4材质是不同，SiO2可以作为
