对于利用 STI作隔离的深亚微米CMOS 工艺制程技术，STI 沟槽中填充的是隔离介质氧化物，由于硅衬底和隔离介质氧化物的热力膨胀系数不同，导致STI 会产生压应力挤压邻近MOS 晶体管的有源区和沟道，引起器件的电参数发生变化，这种效应称为STI 应力效应，也称 LOD 效应 （Length of Diffusion effect）。LOD 效应主要影响器件的饱和电流 （Idsat） 和阈值电压（Vth）。图3-26所示为MOS受LOD 效应的剖面图。左边是单个器件，右边是三个器件，S是器件沟道到STI边界的距离。图3-27所示为有源区受LOD效应应力随 STI到器件沟道的距离变化，对于曲线A，距离S是5μm，对于曲线B，距离S是2.4μm，对于曲线C，距离S是1.4μm，对于曲线D，距离S是0.6μm，对于曲线E，距离S是0.3μm，可见有源区边缘受到的应力最大，中心最小，并且随着距离的增大而减小。LOD效应的物理原理与应变技术的原理是一样的。NMOS 的速度会随着应力的增大而减小，而 PMOS 的速度会随着应力的增大而增大。
LOD 效应对模拟电路的影响特别大，例如电流镜电路，如图3-28所示，其中图 3-28a是简单的电流镜电路，器件B 是器件A的器件宽度3倍；图3-28b是增加了伪器件A1和B1的电流镜电路，目的是获得更好的电路匹配，伪器件的栅都是接地的，所以它们始终是关闭的，对电路的实际功能没有影响。图3-29所示为简单的电流镜电路版图，它并没有考虑电路的匹配。图3-30所示为为了降低LOD 效应对电流镜电路的影响而在两边增加了伪器件A1和B1的版图从而增大STI到有效器件栅极的距离，目的是削弱LOD 效应对器件性能的影响，最终获得更好的电路匹配。
