业界通常利用低频和高频的电容电压（C-V）特性曲线提取 MOS 器件栅介质的电学厚度。M0S器件的栅介质的电学厚度是栅中电荷的质心与衬底电荷的中心的距离，随着栅氧化层厚度不断缩小到2nm以下，器件的栅极与衬底形成电容的大小受到沟道中反型层载流子量子效应和反向偏置时栅极耗尽层的附加电容的影响变得越来越严重。所以对栅氧化层的电学分析的时候也必须把栅极耗尽层和量子效应附加的电容，为了更好理解它们，引入一个新的定义，电容的有效厚度（Capacitance Effective Thickness, CET），CET 也称电容介质的电学厚度：

式中，ε₀是真空介电常数；ε_sio2是SiO₂的介电常数；S_gate是栅面积；C（V）是给定的电压V对应的电容，它包括栅极耗尽层和衬底量子效应附加的电容。CET 与栅极的掺杂类型、栅极的功函数、栅极耗尽层的厚度、衬底的掺杂类型和栅电压有关。

另外，还引入另一个新的定义，介质的等效氧化层厚度（Equivalent Oxide Thickness，EOT），它与C（V）的关系：

对于另外一种替代介质，也可以通过调节物理厚度测得相同的C-V曲线，那么

式中，ε_0x是替代介质的介电常数；t_0x是替代介质物理厚度，它能产生与等效厚度为 EOT的氧化层一样的C-V曲线。

对于考虑栅极耗尽层和量子效应附加电容的栅电容的等效电路公式如下：

式中，ε_0x是替代介质的介电常数；t_0x是替代介质物理厚度，它能产生与等效厚度为 EOT的氧化层一样的C-V曲线。

对于考虑栅极耗尽层和量子效应附加电容的栅电容的等效电路公式如下：

可见，当栅氧化层越薄 EOT 就越小，那么X_gd和X_ac对栅电容的电学厚度CET的贡献越多，也就是栅极耗尽层和衬底量子效应对栅电容的影响越多。对于EOT =13A，V_g=1.2V 和V_t=0.4V，进一步假设N_sub=1.5×10¹⁷cm^-3和N_gate=1.5×10²⁰cm^-3，通过简单的估算，可得粗略的X_gd和X_ac值，X_gd=10.5A，X_ac =8A，栅极耗尽层和量子效应一起对 CET 贡献了6.2A，而栅介质的贡献是13A。可见对于很薄的EOT，再通过缩小栅介质的厚度的方法对减小CET的作用已经不大了，因为栅极耗尽层和量子效应的作用已经占了 CET 的30%左右了。基于目前的技术和硅材料衬底，衬底量子效应是没有办法减小的，只能通过改进工艺或者研发新的栅极材料来减小或者消除栅极耗尽层对电容的影响，例如利用金属栅代替多晶硅栅来消除栅极耗尽层对等效栅电容的影响。