17.经由黄光微影及蚀刻制程，在闸极电极、源极、汲极区域的二氧化矽膜上，打开一个电极连接用的接触窗（Contact hole）。

18.在整面晶圆上，以CVD法沉积一层厚钨金属（W），再以CMP法将表面进行研磨，使金属仅留在接触窗中。这种填入式接触窗一般称为“填入式连接孔”，但在此称作“钨栓塞（W-

plug）”。

19.在整面晶圆上，以CVD法沉积一层厚的二氧化矽（SiO₂），经由黄光微影及蚀刻制程，在SiO₂表面形成第一层布线用的沟槽状图案，再整面以电镀法形成一层厚的铜（Cu）膜。

20.以CMP法将晶圆表面进行研磨，形成埋在沟槽构造内的铜（Cu）布线（单镶嵌结构布线法）。

21.在整面晶圆上，以CVD法沉积一层厚的二氧化矽（SiO₂）绝缘层（ILD），经由黄光微影及蚀刻制程，在SiO₂表面形成第二层布线用的沟槽状图案，并同时开凿第一层与第二层布线之间的通孔（through hole、via hole）。

22.整面晶圆以电镀法形成一层厚的铜（Cu）膜，以CMP法将晶圆表面进行研磨，同时形成埋入在SiO₂的ILD通孔（via hole），以及第二层的铜布线（双镶嵌结构布线法）。

23.在整面晶圆上，以CMP法沉积一层厚的二氧化矽（SiO₂）绝缘层，以形成保护膜（Pass-ivation）

以上为双层布线例子的说明。

将上述20~22制程视为模组化，并重复多次，则可以形成完全平坦化的三层以上多层布线结构。

特别对于最先进的逻辑类元件，经常会使用十几层的布线结构。

各位可理解成，BEOL段是“将元件间以金属布线连接在一起的制程”。

以上说明介绍了前段制程的主要制程。实际上，半导体的制造，则总共有数百道工序重复进行。