路满足时序要求。

随着半导体工艺的进步，制造过程中的工艺偏差(阈值电压波动、沟道长宽波动等)和环境变化(电源波动和温度波动)对电路延时的影响越来越显著。传统的基于工艺角的静态时序分析难以反映该效应，而基于随机变量表征电路延时的统计静态时序分析( Statistical Static Timing Analysis, SSTA)将更加准确地分析同步电路的时序约束。