集成电路功能验证(Functional Verification)是判定电路设计实现是否满足其规范(主要指功能)的过程，存在于集成电路设计各阶段。根据验证途径不同功能验证可以分为仿真验证、FPGA 验证和形式验证( Formal Verification)等。

仿真验证指通过编写外部仿真激励，基于EDA工具仿真，观察输出响应的过程。按照仿真对象不同，仿真验证可以分为寄存器传输级(RTL)仿真，也称为前仿真;综合后门级仿真，仿真单元功能，但缺乏互连延时信息;布局布线后仿真，又称后仿真，通过反标互连延时，精确仿真电路功能。

FPGA验证指采用FPGA器件，基于其逻辑综合和布局、布线工具软件，生成镜像文件并烧录至FPGA中，从而验证设计功能的方法。相比于仿真验证，FPGA验证具有速度快的优点，适用于软硬件协同验证、回归验证及其他需长时间验证的场景;但FPGA验证也存在调试观察性差的问题。

形式验证指基于数学方法严格证明电路满足设计规范，或者证明两个设计逻辑等价的方法。形式验证可以分为模型检查，又称属性检查，常在功能仿真的同时检查属性;等价性检查，常用于设计过程中各阶段的逻辑等价检查，如逻辑综合前后网表的一致性检查。形式验证的优点是可以达到100%的功能覆盖率，缺点是无法检查电路性能。

集成电路验证存在于设计的各阶段，与设计之间的对应关系如图5-12所示。在逻辑设计阶段，采用前仿真(RTL 仿真)验证寄存器传输级描述是否与设计意图一致。为了提高效率，验证激励一般采用行为级描述，制定尽可能多的用例以发现设计问题。大规模复杂设计还常采用FPGA开展回归验证和压力验证。在综合和物理设计阶段，为了保证前后逻辑功能一致，常再次仿真验证，同时以形式验证保证逻辑网表之间的逻辑等价性。物理设计后，将含有寄生参数的互连延迟信息反标到网表中，基于后仿真确保设计正确性。