电路功耗(Power Consumption)通常指电路在单位时间内所消耗的能量，即电路所需的电源功率。集成电路处于待机状态的功耗称为待机功耗。在可穿戴式设备等长时间处于休眠状态的系统中，待机功耗尤为重要。短时间内达到的最大功耗称为峰值功耗，影响系统的封装和散热。长时间中经历多个工作状态的平均能量消耗称为平均功耗，决定了以电池供电的设备的工作时间。

随着集成电路工艺走向纳米级，功耗成为与速度、面积同等重要的问题，直接影响着集成电路的可靠性、芯片封装和散热成本、便携式系统的续航时间等，是集成电路关键指标之一。降低功耗是推动半导体技术发展的原动力之一。

目前CMOS工艺是超大规模集成电路的主流工艺。CMOS 集成电路的功耗主要由动态功耗和静态功耗构成。

动态功耗(Dynamic Power)指逻辑操作引起节点状态改变所需的功耗。该部分功耗由两部分组成。一是对负载电容(包括互连电容和晶体管寄生电容)充放电形成的功耗，又称交流开关功耗，由下式决定:

式中，UDD为电源电压; Ci为节点等效电容; ai为节 点开关活动因子; fclk为时钟频率。二是指数字电路翻转瞬间，由pMOS和nMOS可能均处于导通状态，从而引起的电源到地通路形成的功耗，又称短路功耗。短路功耗和输入信号翻转速率、输出负载有关。在静态CMOS电路构成的数字集成电路中，动态功耗占据主要部分。

静态功耗(Static Power)指电路处于待机状态下的功耗。在CMOS数字电路中，静态功耗一般为MOS管泄漏电流(包括亚阈值泄漏电流、栅致漏极泄漏电流、栅氧泄漏电流和结泄漏电流，其中亚阈值泄漏电流占据主导地位)引起的功耗。在模拟电路中，静态功耗一般为静态偏置电流引起的功耗。

低功耗设计技术是目前大规模数字集成电路设计中的主流技术之一。已经获得广泛应用的低功耗技术包括时钟门控( Clock Gating)、电源门控( Power Gating)、多阈值电路( Muli - Threshold CMOS, MTCMOS) 和亚/近阈值设计(Sub/Near Threshold) 等。