随着集成电路制造工艺技术的特征尺寸按比例缩小到22nm 时，短沟道效应愈发严重，仅仅依靠提高沟道的掺杂浓度、降低源漏结深和缩小栅氧化层厚度等技术来改善传统平面型晶体管结构的短沟道效应遇到了瓶颈，器件亚阈值电流成为妨碍工艺进一步发展的主要因素。尽管提高器件沟道掺杂浓度可以在一定程度上抑制短沟道效应，然而高掺杂的沟道会增大库伦散射，使载流子迁移率下降，导致器件的速度进一步降低，这个结果是与工艺发展的目标相背离的。
1989年，Hitachi公司的工程师 Hisamoto 对传统的平面型晶体管的结构作出改变，在设计3维结构 MOS 晶体管的过程中，提出了一种全耗尽的侧向沟道晶体管，称为 DELTA 晶体管（Depleted Lean-Channel Transistor），如图2-50所示，这种DELTA 的结构与三栅 FinFET （Fin Field Effect Tran-sistor）的结构十分相似。同时，在平面 MOSFET领域中，研究者提出了顶栅和底栅联合控制沟道的双栅 MOSFET结构，以降低短沟道效应。经过计算验证，这种双栅结构可以比 FD-SOI 更有效地抑制短沟道效应，并且数值模拟也表明其在尺寸按比例缩小方面具有较大的潜力，更适合用于制造22nm 以下的集成电路。但是由于双栅 MOSFET制作过程过于复杂，很难与现有的硅平面工艺兼容，所以没有在实际工艺技术中普及应用。
1998年，美国国防部高级研究项目局（DARPA）出资赞助胡正明教授在加州大学带领一个研究小组研究 CMOS 工艺技术如何拓展到25nm领域。胡正明教授在3维结构的MOS 晶体管与双栅 MOSFET结构的基础上进一步提出了自对准的双栅MOSFET结构，因为该晶体管的形状类似鱼鳍，所以称为 FinFET晶体管。1998年，胡正明教授及其团队成员成功制造出第一个n型FinFET，它的栅长度只有17nm，沟道宽度20nm，鳍（Fin）的高度50nm。1999年，胡正明教授及其团队成员成功制造出第一个p型 FinFET，它的栅长度只有18nm，沟道宽度 15nm，鳍的高度50nm。胡正明教授除了提出 FinFET 晶体管，还在PD-SOI 的基础上提出了UTB-SOI 晶体管。2000年，胡正明教授及其团队发表了 FinFET 和 UTB-SOI的技术文章，同年，胡正明教授凭借 FinFET 获得美国国防部高级研究项目局最杰出技术成就奖。
依据胡正明教授的研究结果，有两种途径可以实现工艺特征尺寸进入到小于25nm工艺制程：一种是采用三维立体型结构的 FinFET晶体管代替平面结构的MOSFET作为集成电路的晶体管。图2-51 所示为SOI 和体 FinFET 晶体管的立体图。FinFET 晶体管凸起的沟道区域是一个被三面栅极包裹的鳍状半导体。沿源-漏方向的鳍与栅重合区域的长度为晶体管沟道长度。栅极三面包裹沟道的结构增大了栅与沟道的面积，增强了栅对沟道的控制能力，同时栅极到内部鳍的距离缩小了，从而使栅极可以有效地控制沟道降低了器件关闭时的漏电流，抑制短沟道效应。研究发现为了更好的抑制 DIBL，需要满足Lg/Wfin大于1.5，Lg是栅长，Wfin是鳍宽度，对于25nm 栅长的晶体管，Wfin大约16.7nm。另外一种是基于SOI 的超薄绝缘层上的平面硅技术，称 UTB-SOI （Ultra Thin Body SOI， 超薄体 SOI），也就是 FD-SOI晶体管，研究发现要使 UTB-SOI 正常工作，绝缘层上硅膜的厚度应限制在栅长的四分之一左右。对于25nm 栅长的晶体管，UTB-SOI 的硅膜厚度应被控制在6nm 左右。UTB-SOI 的顶层硅薄膜厚度很小，晶体管的沟道紧贴栅，使栅可以有效地控制沟道，从而降低了器件关闭时的漏电流，抑制短沟道效应。图2-52所示为 UTB-SOI 晶体管的立体图。
有关FinFET和UTB-SOI 的技术文章发表以后，当时半导体厂商根本没有技术能力可以制造出顶层硅薄膜厚度6nm 的SOI 晶圆，也就是没办法实现 UTB-SOI，所以几乎所有半导体厂商的研发方向都转向了 FinFET技术。
2001年，15nm FinFET被制造出来，它的栅长度只有20nm，沟道宽度10nm，栅介质层的电性厚度 2.1nm。
2002年，10nm FinFET被制造出来，它的栅长度只有10nm，沟道宽度12nm，栅介质层的电性厚度1.7nm。
2004年，HKMG FinFET被制造出来，它的栅长度只有50nm，沟道宽度60nm，栅介质层高K材料是HfO2，功函数材料是钼（Mo）。
2009年，法国Soitec公司推出了可以实现UTB-SOI 技术的12in（300mm）的SOI晶圆样品，这些晶圆的原始硅顶层薄膜厚度只有12nm，需要经过处理去掉6nm 厚度的硅膜，最后便可得到6nm 厚度的硅膜，这便为 UTB-SOI 技术的实用化铺平了道路。
2011年，Intel 公司宣布推出22nm Fin-FET工艺技术，它的晶体管结构与早期Hisamoto 研发的 Delta FET非常类似，它依然采用阱隔离技术而不是局部氧化隔离。图2-53所示 Intel 22nm FinFET的立体图，左边是利用很薄的鳍构成单个器件，右边利用两条很薄的指状的鳍构成一个器件，目的是增大FinFET的宽度，从而提高晶体管的速度。
