金属嵌入多晶硅栅工艺技术是指在高K介质材料与多晶硅栅之间嵌入高熔点金属TiN 层和不同功函数层，功函数层称为“覆盖层（Cap layer））”。嵌人TiN的目的是为了解决金属嵌入多晶硅栅工艺中多晶硅栅耗尽，嵌入功函数覆盖层可以解决费米能级的钉扎现象。

由于金属嵌入多晶硅栅工艺制程技术需要经历源漏离子注入高温退火激活工艺，对于大多数金属栅极材料，在经过高温退火（源漏离子注入后需要高温退火）后，功函数都会漂移到带隙中间，从而失去调节阈值电压的作用。调整高 K介质材料与金属栅之间覆盖层的材料是先栅工艺获得 NMOS和 PMOS 所需栅极功函数的常用手段，从而实现功函数调整。比如在 NMOS 栅极工艺中，覆盖层的材料是一层厚度1nm 的La₂O₃薄层，La₂O₃材料含有更多负电性原子，在经过高温热处理后，覆盖层与高K介质材料的界面发生互混，形成n型功函数的材料，以达到调整 NMOS 阈值电压V_t目的。而在PMOS 栅极工艺中，覆盖层的材料是一层厚度1nm 的Al₂O₃薄层，Al₂O₃材料含有更多正电性原子，在经过高温热处理后，覆盖层也会与高K介质材料的界面发生互混，形成P 型功函数的材料，以达到调整 PMOS 阈值电压V_t目的。

淀积覆盖层的工艺是原子层淀积（Atomic Layer Deposition,ALD）或物理气相淀积技术。原子层淀积是通过将气相前驱体脉冲交替的通入反应器，化学吸附淀积在衬底上并反应形成淀积膜的一种方法，是一种可以将物质以单原子膜形式逐层的镀在衬底表面的方法，它是一种纳米级的技术，以精确控制方式实现纳米级的超薄薄膜淀积。PVD通常是采用金属淀积（La 和 AI）后加氧化实现。形成覆盖层的工艺是工艺整合的一个挑战，因PMOS 和NMOS上分别需要淀积不同的材料，并且它们的厚度只有1nm 左右，也就是它包括利用光刻和刻蚀分别去除PMOS上的La₂O₃和 NMOS 上Al₂O₃的覆盖层，去除它们的同时而不对高K介质层产生损伤是非常困难的。

高K介质材料HfO₂的介电常数是25，但是HfO₂在温度超过500°C时会发生晶化，产生晶界缺陷，同时晶化还会造成表面粗糙度增加，这会引起漏电流增加，从而影响器件性能。所以HfO₂不符合金属嵌入多晶硅栅工艺技术，可以通过对HfO₂进行掺杂来改善它的高温性能，对HfO₂进行掺Si和氮化形成 HfSiON，HfSiON 具有极好的高温稳定性，但是它的介质常数只有7~15。

金属嵌入栅极工艺的高K介质材料是通过MOCVD淀积的HfSiO，然后通过热氮化或者等离子氮化生成 HfSiON。淀积HfSiO 时的温度比较高，高达600°C~700°，因为较高的淀积温度可以配合后续的高温氮化和热处理工艺，高温氮化后热处理工艺的温度高达1000°C，高温热处理有助于去除薄膜中的C杂质，C杂质会在HfSiON 中形成施主能级，会增大栅极的漏电流。淀积采用 Hf 的前驱体是 TDEAH 或者 HTB,Si的前驱体是 TDMAS或TEOS，与O₂反应生成 HfSiO。

金属嵌入栅极工艺技术与传统的Poly/SiON 工艺技术流程类似，只是多了要在高K介质材料与多晶硅栅嵌入“覆盖层”的工艺步骤。图2-23所示为简单的HKMG 金属嵌入多晶硅栅工艺技术流程。