源漏离子注入工艺是指形成器件的源漏有源区重掺杂的工艺，降低器件有源区的串联电阻，提高器件的速度。同时源漏离子注入也会形成n型和p型阱接触的有源区，或者n型和P型有源区电阻，或者n 型和p 型多晶硅电阻。
1）清洗。将晶圆放入清洗槽中清洗，得到清洁的表面，防止表面的杂质在生长氧化层时影响氧化层的质量。
2）衬底氧化。利用炉管热氧化生长一层薄的氧化层，利用O2在850°C左右的温度下使多晶硅和衬底硅氧化，形成厚度约100A的氧化硅，修复蚀刻时的损伤，表面的氧化硅可以防止离子注入隧道效应，隔离衬底硅与光刻胶，防止光刻胶中的有机物与硅接触污染硅衬底。
3）n +光刻处理。通过微影技术将n＋掩膜版上的图形转移到晶圆上，形成n+的光刻胶图案，非n +区域上保留光刻胶。n+为 NMOS源和漏的离子重掺杂离子注入，以及有源区和多晶硅重掺杂离子注入。AA作为n +光刻曝光对准。如图4-65所示，是n +光刻的剖面图。图4-66所示力n+显影的剖面图。
4）量测n+光刻套刻，收集曝光之后的n+光刻与AA的套刻数据。
5）检查显影后曝光的图形。
6）n +离子注入。低能量、浅结深、重掺杂的砷离子注入，形成了重掺杂 NMOS 的源和漏，以及形成n型有源区和多晶硅。采用离子注入的方法，降低 NMOS 源和漏的串联电阻，提高 NMOS的速度。图4-67所示为n+离子注入的剖面图。
7）去除光刻胶。通过干法刻蚀和湿法刻蚀去除光刻胶。图4-68所示为去除光刻胶后的剖面图。
8） p+光刻处理。通过微影技术将p+掩膜版上的图形转移到晶圆上，形成p+的光刻胶图案，非p+区域上保留光刻胶。P+为PMOS 源和漏的离子重掺杂离子注入，以及有源区和多晶硅重掺杂离子注入。AA作为p+光刻曝光对准。图4-69所示为P+光刻的剖面图，图4-70所示为p+显影的剖面图。
9）量测P+光刻套刻，收集曝光之后的P+光刻与 AA 的套刻数据。
10）检查显影后曝光的图形。
11）P+离子注入。低能量、浅结深、重掺杂的二氟化硼离子注入，形成了重掺杂PMOS 的源和漏，以及形成p型扩散电阻和多晶硅电阻。采用离子注入的方法，降低PMOS源和漏的串联电阻，提高PMOS 的速度。图4-71所示为p+离子注入的剖面图。
12）去除光刻胶。通过干法刻蚀和湿法刻蚀去除光刻胶。去除光刻胶的剖面图如图4-72所示。
13）清洗。将晶圆放入清洗槽中清洗，得到清洁的表面，防止表面的杂质在后续退火工艺中扩散到内部。
14）n+和p+退火激活。利用快速热退火（RTP）在950°C的H2环境中，退火时间是10~20s，退火的目的是修复离子注入造成的硅表面晶体损伤，激活离子注入的杂质。
15）去除氧化层。利用湿法刻蚀去除氧化层。图4-73所示为去除表面氧化硅后的剖面图。
ic）清洗。将晶圆放入清洗槽中清洗，得到清洁的表面，防止表面的杂质在生长氧化层时影响氧化层的质量。
17）生长氧化层。利用炉管热氧化生长一层薄的氧化层，利用O2在830°C左右的温度下使多晶硅和衬底硅氧化，形成厚度约100A的氧化硅。隔离和保护衬底，防止 ILD 中的杂质向衬底扩散，影响器件性能。图4-74所示为淀积氧化层的剖面图。
18）淀积SiON。利用 PECVD淀积一层厚度约200~300A的SiON 薄膜，利用硅烷（SiH4）、一氧化二氮 （N2O） 和 He 在 400°C的温度下发生化学反应形成SiON 淀积。SiON 层可以防止 BPSG 中的B,P析出向衬底扩散，影响器件性能。图4-75所示为淀积 SiON 的剖面图。
