（2）电路划分：将电路分割为多个耦合较少的模块分别计算，结果回代到顶层矩阵得到电路的解。常用方法有超图划分、BBD和SuperLU等。

（3）多重速率：根据工作频率将电路划分成多个模块，信号频率较高的模块设置较小的时间步长以保证计算精度，信号频率较低的模块设置较大时间步长以提升计算速度。

2.数字电路仿真工具

数字电路仿真的基本流程如图5-108所示。

数字电路一般采用VHDL、Verilog HDL或者System Verilog等语言来描述。这些语言支持对逻辑信号的时序关系进行量化及检测。数字电路仿真采用事件驱动算法进行信号逻辑仿真，即逻辑单元的输入/输出信号为有限数量的逻辑态，其输出仅在输入信号状态发生变化的情况下重新计算。事件驱动算法框图如图5-109所示。

在数字电路仿真中可以附加SDF（Standard Delay Format）文件进行后仿真以得到更准确的时序结果。该文件通过提取电路版图获得元器件与连线精确延时而产生。数字电路仿真的速度远高于模拟电路仿真，但精度远低于模拟电路仿真。

3.模数混合电路仿真工具

模数混合电路仿真结合模拟与数字信号电路仿真工具，对不同模块分别采用晶体管级或门级/RTL级电路进行仿真。模数混合电路仿真的核心是识别模拟信号与数字信号相连的节点，并通过信号转换算法将其中连续的模拟信号与离散的数字信号互相转换。模数混合电路仿真的基本流程如图5-110所示。