模输入范围内保证足够小的失调和相似的延迟。第四，电阻串的失配带来各个比较电平的误差，影响ADC的线性度。第五，比较器的回踢噪声造成比较器输入端的不稳定。

除了上述单通道ADC类型，多个单通道可以采用时间交织( Time Interleaved, TI)的方式进行集成，从而大大提高采样速率。TI ADC的基本原理是通过时钟的相位差来控制各通道ADC在不同时刻进行采样和转换。然而，在具体实现过程中，时间交织型ADC面临各种设计挑战:首先是设计保持足够线性度的宽带采样保持电路，需要综合考量导通阻抗、失配、寄生、信号耦合干扰、功耗等多方面因素;其次，时钟抖动要求苛刻，甚至达到飞秒(fs) 级别。

因此，时钟的分布和设计将耗费大量的功耗，同时对噪声和电源稳定性提出了更高的要求。再次，多个并行通道间存在失配误差，包括失调误差、增益误差、采样时间误差和带宽误差。这些误差随着工艺、电源电压、温度(Process,Vollage, Temperature, PVT)变化，可能造成校准后误差的再次出现，因而需要可靠而高效的校准算法以及实现电路。最后，TI ADC与数字信号处理器(Digital Signal Processor, DSP)集成在同一芯片上来完成ADC校准以及其他数字信号处理工作时，会造成数字电路到模拟电路的噪声耦合，降低整个ADC的性能，使得ADC的噪声设计变得更加困难。