​启闳半导体科技(江苏)有限公司QiHong Semicon TECHNOLOGY (JIANGSU) CO.,LTD

电子邮箱  
密码      忘记密码?
  注册
数字集成电路—可测性设计
来源:整理综合自《集成电路产业全书》 | 作者:Belle | 发布时间: 2022-06-14 | 395 次浏览 | 分享到:

测试响应比较器。测试激励发生器根据测试算法产生测试数据、地址和读/写控制信号。测试响应比较器比较存储器的读出数据与预期数据,当两者不匹配时记录错误。常见的测试算法包括March C算法、Checker Board算法等。为了应对日益严重的存储器成品率低的问题,目前存储器自修复技术逐渐成为可测性设计的一部分。


(3)数模混合电路可测性设计:与数字电路可测性设计不同,数模混合由路可测性设计往往和其功能、性能测试相结合。以锁相环电路为例,可在片内成时钟抖动测试电路,代替片外自动测试设备的测试时钟。