​启闳半导体科技(江苏)有限公司QiHong Semicon TECHNOLOGY (JIANGSU) CO.,LTD

电子邮箱  
密码      忘记密码?
  注册
集成电路设计技术基础—时钟
来源:整理综合自《集成电路产业全书》 | 作者:Belle | 发布时间: 2022-05-27 | 291 次浏览 | 分享到:

艺偏差、环境影响和信号负载的不同,任意两个时序逻辑i和j之间的时钟边沿差δ=ti-tj时钟偏差可以分为正偏差和负偏差,时钟布线方向和数据流水线方向一致则为正偏差d>0,反之则为负偏差。