+Ip)/2，由于IAP<Iref，则Ucell>Uref,读出数据为“0”;反之，两层薄膜的磁化方向平行( Parallel), MTJ为低阻态 Rp, Ip=URD/Rp, Ip>Iref，读出“1"。

STT-MRAM集SRAM的高速度、DRAM的高密度、Flash 的非易失性为一体，操作电压低，功耗小，制作时只需要增加2~3层掩模版就可以将其嵌入CMOS逻辑工艺中; 不仅非常适合嵌入式应用，比如嵌入新一代的FPGA、CPU、MCU和SoC 中，而且随着pMTJ技术的逐渐成熟也将在数据存储领域发挥作用:因此STT-MRAM技术具有广阔的应用前景。从电路设计角度分析，STT-MRAM遇到的技术挑战主要是读取困难。由于低电阻窗口(隧穿磁阻值小)和宽电阻分布导致分辨困难，同时由于读取电流和写电流方向致 会引起误写入问题，所以必须重点研究提高分辨度和降低读打扰的读取技术。

在2016年的IEDM (国际电子器件会议)上， 三星报道了基于28nm CMOS逻辑制造工艺的嵌入式8Mbit pMTJ STT-MRAM; SK海力士与东芝的研发团队报道了首款4Gbit独立式pMTJ STT-MRAM,其单元面积为9F(2)，十分接近于DRAM单元尺寸。